تحلیل و طراحی مرجع ولتاژ شکاف انرژی cmos باجبران سازی منحنی

مدارهای مرجع ولتاژ از بلوک های اصلی در مدارهای آنالوگ و دیجیتال هستند که هدف از به کار گیری آنها تولید ولتاژ مرجع با وابستگی بسیار کم به تغییرات دما، پروسس و منبع تغذیه برای قسمتهای دیگر مدار مجتمع است. یک نمونه از این مدارات، مدارهای مرجع شکاف انرژی هستند که ولتاژ مرجع دقیق متناسب با اختلاف پتانسیل بین باند هدایت و ظرفیت نیمه هادی تولید می کنند زیرا این پارامتر دارای تغییرات بسیار جزیی با تغییرات دما است. مدارهایی مانند مبدل آنالوگ به دیجیتال با قدرت تفکیک پذیری بالا نیاز به مدارهای مرجع ولتاژ با پایداری عالی دارند. امروزه با ارتقا تکنولوژی ساخت مدارات مجتمع و گسترش تجهیزات الکترونیکی سیار، نیاز به مدارهای مرجع ولتاژ پایین با مصرف توان کم و دقت بسیار بالا است. المانهای تشکیل دهنده مدار مرجع ولتاژ پیشنهادی فقط ترانزیستورهای mos هستند که اکثرا" در ناحیه زیر آستانه بایاس شده اند، لذا مصرف جریان و توان مدار کاهش می یابد. بدلیل پایین بودن ولتاژ آستانه در ترانزیستورهای mos نسبت به bjt نیاز به منبع تغذیه با ولتاژ پایین می باشد. در ساختارهای گذشته، برای جبران سازی مرتبه بالا یا درجه کاهش قابلیت حرکت حامل ها با افزایش دما در تکنولوژی ساخت معلوم فرض می شد یا جبران سازی بر مبنای ولتاژ آستانه انجام می شد که بدلیل عدم شناخت کامل از رفتار این پارامتر با تغییرات دما، مدار مرجع نیاز به المان های زیادی دارد. در مدار پیشنهادی جبران سازی مرتبه بالا برای حذف انحنا در ولتاژ مرجع با حذف قسمت لگاریتمی وابستگی ولتاژ گیت-سورس صورت گرفته است. ساختار مدار برای هر مقدار از پارامتر درجه کاهش قابلیت حرکت حامل ها با دما مناسب است. در طراحی مدار از تکنولوژی ساخت 0.18µm استفاده شده است و نتایج شبیه سازی دقت 1.4 ppm?c^o با ولتاژ مرجع 487.5mv در بازه دمایی 0 – 100 c^o و مصرف توان 36.4 µwatt با منبع تغذیه 1.5 vdc را برای مدار نشان می دهد.